Эта статья является препринтом и не была отрецензирована.
О результатах, изложенных в препринтах, не следует сообщать в СМИ как о проверенной информации.
Анализ возможностей внедрения корректирующих линейных блочных кодов в протокол Modbus
2025-08-06
Корректирующие линейные блочные коды представляют собой перспективный подход к обеспечению целостности данных, сочетающий возможность не только обнаружения, но и исправления ошибок передачи. В статье анализируется целесообразность интеграции таких кодов в протокол Modbus, широко используемый в системах промышленной автоматизации, где в настоящее время применяются базовые механизмы обнаружения ошибок, такие как циклический избыточный контроль (CRC). Данное исследование демонстрирует, что внедрение корректирующих линейных блочных кодов способно значительно повысить надёжность передачи данных при сохранении приемлемого уровня избыточности.
Ссылка для цитирования:
Чаплиев С. А., Левина А. Б., Плотников А. И. 2025. Анализ возможностей внедрения корректирующих линейных блочных кодов в протокол Modbus. PREPRINTS.RU. https://doi.org/10.24108/preprints-3113650
Список литературы
1. Bit error rate analysis of wireless sensor nodes with different packet size and distance / H. Arora, D. Sharma, H. P. Singh and J. P. Singh // 2016 International Conference on Advances in Computing, Communication, & Automation (ICACCA) (Spring), Dehradun, India, 2016
2. Modbus Protocol Reference Guide / Minamitsumori, Nishinari-ku, MG CO., LTD // EM-5650 Rev.11
3. Cyclic Redundancy Check (CRC) / Sudhir Bommena, standard ISO/TS 16949:2002 AN1148 // Microchip Technology Inc
4. Implementation of BCH Code (n, k) Encoder and Decoder for Multiple Error Correction Control / Yathiraj H U, Mahasiddayya R Hiremath // International Journal of Computer Science and Mobile Applications, Vol.2 Issue. 5, May- 2014, pg. 45-54
5. Improved High Code-Rate Soft BCH Decoder Architectures With One Extra Error Compensation / Y. M. Lin, H. C. Chang and C. Y. Lee // in IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 21, no. 11, pp. 2160-2164, Nov. 2013
6. Performance investigation on BCH codec implementations / Dejan Azinović, Klaus Tittelbach-Helmrich, Zoran Stamenković // in IEEE International Symposium on Signal Processing and Information Technology (ISSPIT), 27 March 2017
7. Research and Implementation of High-Efficiency and Low-Complexity LDPC Coding Algorithm / Liao, Xiong & Guo, Junxiong & Luo, Zhenghua & Xu, Yanghui & Chu, Yingjun // Electronics. 12. 3696. 10.3390/electronics12173696
8. Fair comparison of hardware and software LDPC decoder implementations for SDR space links / V. Pignoly, B. Le Gal, C. Jego, B. Gadat and L. Barthe // 27th IEEE International Conference on Electronics, Circuits and Systems (ICECS), Glasgow, UK, 2020
9. Efficient encoding of low-density parity-check codes / T. J. Richardson and R. L. Urbanke // in IEEE Transactions on Information Theory, vol. 47, no. 2, pp. 638-656, Feb 2001
